(19)日本国特許庁 (JP)

(12) 特 許 公 報(B2)

(11)特許出願公告番号

特公平6-12617

(24)(44)公告日 平成6年(1994)2月16日

(51)Int.Cl.⁵

識別記号

FΙ

技術表示箇所

G 1 1 C 11/403

6741-5L

庁内整理番号

G11C 11/34

371 J

発明の数1(全 9 頁)

(21)出願番号

特願昭59-173275

(22)出願日

昭和59年(1984) 8 月22日

(65)公開番号

特開昭61-51694

(43)公開日

昭和61年(1986) 3月14日

(71)出願人 999999999

株式会社日立マイコンシステム

東京都小平市上水本町5丁目22番1号

(74)上記1名の代理人 弁理士 大日方 富雄 (外2

名)

(71)出願人 999999999

株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

(74)上記1名の代理人 弁理士 大日方 富雄

(72)発明者 小山 芳久

東京都小平市上水本町1479番地 日立マイクロコンピュータエンジニアリング株式会

社内

審査官 丹治 彰

(56)参考文献 特開 昭59-56292 (JP, A)

特開 昭58-185092 (JP, A)

(54)【発明の名称】 擬似スタティックRAM

【特許請求の範囲】

【請求項1】ダイナミック型メモリセルがマトリックス状に配置されてなるメモリアレイと、該メモリアレイ内のいずれかのメモリ行を指定するロウアドレス信号をのける外部端子および上記メモリアレイ内のいずれかの当者を近れてメモリアレス信号を受ける外部端子もよび上記メモリアレス信号を受ける外部端するカラムアドレス信号を受けてメモリ行を選択するための信号を形成するロウアドレス選択回路と、上記メモリテを形成するカラムアドレス選択回路と、上記メモリアレイ内の互いに対をなす各相補データ線間のセンスアンプと、アドレスカウンモリーのの当時である複数個のセンスアンプと、アドレスカウンモリアと対象がある。

端子より入力されるアドレス信号の変化を検出するアドレス信号変化検出回路と、該アドレス信号変化検出回路からの検出信号と外部から制御信号に基づいて上記ロウアドレス選択回路やカラムアドレス選択回路等の内部回路に対するタイミング信号を生成するタイミング発生回路と、上記各相補データ線間に接続されこれらを短絡させることによりプリチャージを行なうプリチャージ回路と、電源投入時における電源電圧変化を検出して所定時間幅のパルス信号を発生するパルス発生回路とを備えた擬似スタティックRAMであって、上記センスアンプはその一対の入出力端子が上記相補データ線のそれぞれに接続されたCMOSラッチ回路と該CMOSラッチ回路に電源電圧および接地電位を供給する一対のパワースイッチMOSFETとからなり、上記パルス発生回路から出力される上記パルス信号と上記タイミング発生回路か

ら出力されるセンスアンプの動作用タイミング信号とを 論理回路で論理合成したタイミング信号により上記パワ ースイッチMOSFETをオンさせて各センスアンプを 動作させるように構成されていることを特徴とする擬似 スタティックRAM。

【発明の詳細な説明】

〔技術分野〕

この発明は、ダイナミック型RAM(ランダム・アクセス・メモリ)に関するもので、例えば、一対の相補データ線を短絡することによってプリチャージを行う方式のダイナミック型RAMに利用して有効な技術に関するものである。

〔背景技術〕

本願発明者等は、この発明に先立ってアドレス信号の変 化を検出して内部回路の動作に必要な各種タイミング信 号を形成するものとした擬似スタティック型RAMを提 案した(特願昭57-164831号)。すなわち、情 報を電荷の形態で記憶するキャパシタとアドレス選択用 MOSFETとによって構成されるダイナミック型メモ リセルを用いるとともに、その周辺回路をCMOS(相 補型MOS) スタティック型回路で構成し、上記アドレ ス信号の変化を検出して必要なタイミング信号を得るこ とによって、外部からはスタティック型RAMと同等に 扱えるようにするものである。このようにダイナミック 型メモリアレイを用いた場合、電源投入時にはメモリア レイ等のダイナミック型回路部分にプリチャージが行わ れないため、その書込み又は読み出しに先立って、一旦 各ダイナミック型回路を動作させるという複数サイクル のダミーサイクルを設ける必要がある。

そこで、本願発明者は、上記ダミーサイクルが不要なダイナミック型RAMを考えた。

[発明の目的]

この発明の目的は、電源投入後に直ちに書き込み又は読み出し動作を行うことのできるダイナミック型RAMを提供することにある。

この発明の前記ならびにその他の目的と新規な特徴は、 この明細書の記述および添付図面から明らかになるであ ろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、電源投入を検出して1ショットパルスを発生させ、このパルス信号によって、ダイナミック型メモリセルからなるメモリアレイにおける相補データ線間のCMOSラッチ回路構成のセンスアンプを動作させて、相補データ線の一方を電源電圧レベルにまた他方を回路の接地電位にさせることによって、その後相補データ線間のプリチャージ回路を動作させて相補データ線相互を短絡させることで電源電圧の1/2のレベルにプリチャージできるようにしたものである。

(実施例)

第1図には、この発明に係るダイナミック型RAMの一 実施例のブロック図が示されている。

同図の各回路ブロックは、公知の半導体集積回路の製造技術によって、特に制限されないが、単結晶シリコンのような1個の半導体基板上において形成され、例えば、端子Din, Dout, A0 \sim A17, \triangle WE \bigvee , \triangle CS

▼,▲RESH▼及びVcc, Vssは、その外部端子とされ、端子Vcc, Vssには図示しない適当な外部電源装置から給電が行われる。

回路記号M-ARYで示されているのは、メモリアレイであり、後述するように記憶用キャパシタとアドレス選択用MOSFETで構成された公知の1MOS型メモリセルがマトリックス状に配置されている。この実施例では、上記メモリセルは一対の平行に配置された相補データ線D, Dのいずれか一方に、その入出力ノードが結合された二交点方式で配置される。この実施例では、これらの相補データ線の電源投入直後におけるレベルを規定するため、各相補データ線には後述するようなMOSFETが設けられている。

回路記号PCで示されているのは、データ線プリチャー ジ回路である。この実施例のメモリアレイのプリチャー ジ動作は、後述するように一対の相補データ線(後述す る共通相補データ線も同様である)をMOSFETによ り単に短絡することにより上記相補データ線D、Dを約 Vcc/2の中間レベルにするものである。これにより、 0 ボルトから Vccレベルまでチャージアップするものに 比べ、そのレベル変化量が小さく、プリチャージMOS FETのゲート電圧通常の論理レベル (Vcc) を用いて も十分に非飽和状態でオンさせることが出来るからプリ チャージ動作を高速に、しかも低消費電力のもとに行う ことができる。上記のように、プリチャージレベルを約 Vcc/2の中間レベルにするものであるので、メモリセ ルの読み出し時においても、メモリセルのスイッチMO SFETのゲート電圧(ワード線選択電圧)として通常 の論理レベル(Vcc)を用いても十分に非飽和状態でオ ンさせることが出来るから、ブートストラップ電圧を用 いることなく、情報記憶キャパシタの全電荷読み出しが 可能となる。また、読み出し基準電圧は、メモリセルが 選択されない一方のデータ線のプリチャージレベルを利 用することによって、読み出し基準電圧を形成するダミ ーセルが不要になる。

回路記号SAで示されているのは、センスアンプであり、特に制限されないが、電源電圧Vccと回路の接地電位VssにそれぞれPチャンネルMOSFETとNチャンネルMOSFETとで構成された一対のパワースイッチMOSFETが設けられたCMOS(相補型MOS)ラッチ回路で構成され、その一対の入出力ノードは、上記相補データ線D、Dに結合されている。タイミングパルスφpaは、上記パワースイッチMOSFETを制御する

ためのものである。なお、NチャンネルMOSFETとPチャンネルMOSFETで構成されたパワースイッチMOSFETを制御するために、非反転タイミングパルスのpaと反転タイミングパルスのpaとが用いられるが、同図では未反転タイミングパルスのpaのみが示されている。上記一対のパワースイッチMOSFETは、上記のプリチャージ動作の開始直前にオフ状態にされる。これにより相補データ線D、 \overline{D} はフローティング状態で V_C C、 V_S V

回路記号C-SWで示されているのは、カラムスイッチであり、カラム選択信号に従って、選択された相補データ線を共通相補データ線(一本の線で表す)CD、▲で
D▼に結合させる。

回路記号R-ADBで示されているのは、ロウアドレスパッファであり、外部端子A0~A8からの外部アドレス信号を受けて、内部相補アドレス信号a0~a8, \overline{a} 0~ \overline{a} 8を形成する。なお、以後の説明及び図面では、一対の内部相補アドレス信号、例えばa0, \overline{a} 0を内部相補アドレス信号<u>a</u>0と表すことにする。したがって、上記内部相補アドレス信号a0~a8、 \overline{a} 0~ \overline{a} 8は、内部相補アドレス信号a0~a8と表す。

回路記号C-ADBで示されているのは、カラムアドレスバッファであり、外部端子A9~A17からの外部アドレス信号を受けて、内部相補アドレス信号a9~a17、 \overline{a} 9~ \overline{a} 17を形成する。なお、上述した内部相でドレス信号の表し方に従って図面及び以下の説明では、上記内部相補アドレス信号a9~a17と表す。回路記号R-DCRで示されているのは、ロウアドレスデコーダであり、後述するマルチプレクサMPXを介した内部相補アドレス信号a0~a8を受けて、M-ARYに伝えられる。

回路記号MAで示されているのは、メインアンプであ り、上記センスアンプSAと同様な回路構成とされる。 回路記号DOBで示されているのは、データ出力バッフ ァであり、タイミングパルスTrwにより、メインアンプ MAからの読み出しデータを外部端子 I / Oにそれぞれ 送出する。なお、書込み時には、タイミングパルスTrw のロウレベルによりこのデータ出力バッファDOBは、 不動作(出力ハイインピーダンス)状態にされる。 回路記号DIBで示されているのは、データ入力バッフ ァであり、タイミングパルスTrwにより、外部端子I/ 〇からの書込みデータを共通相補データ線に伝える。な お、読み出し時には、タイミングパルスTrwのロウレベ ルによりこのDIBは上記同様に不動作にされる。これ により、必要ならば、上記端子DoutとDinとは共通の 外部データバスに接続することができる。なお、上記端 子DoutとDinとは共通の端子としてもよい。

上述した各種タイミング信号は、次の各回路ブロックに より形成される。

回路記号RATDで示されているのは、特に制限されないが、アドレス信号a0~a8(又は \overline{a} 0~ \overline{a} 8)を受けて、その立ち上がり又は立ち下がりの変化検出するアドレス信号変化検出回路である。回路記号CATDで示されているのは、特に制限されないが、アドレス信号a9~a17(又は \overline{a} 9~a17)を受けて、その立ち上がり又は立ち下がりの変化を検出するアドレス信号変化検出回路である。

上記アドレス信号変化検出回路RATDは、特に制限さ れないが、アドレス信号a0~a8と、その遅延信号と をそれぞれ受ける排他的論理和回路と、これらの排他的 論理和回路の出力信号を受ける論理和回路とによって構 成される。すなわち、アドレス信号とそのアドレス信号 の遅延信号とを受ける排他的回路が各アドレス信号に対 して設けられている。この場合9個の排他的論理和回路 が設けられており、この9個の排他的論理和回路の出力 信号が論理和回路に入力されている。このアドレス信号 変化検出回路RATDは、アドレス信号a0~a8のう ちいずれか1つでも変化すると、その変化タイミングに 同期したアドレス信号変化検出パルスørを形成する。 上記アドレス信号変化検出回路CATDは、上記アドレ ス信号変化検出回路RATDと同様な構成にされてい る。すなわち、アドレス信号a9~a17と、その遅延 信号とをそれぞれ受ける排他的論理和回路と、これらの 排他点論理和回路の出力信号を受ける論理和回路とによ って構成されている。このアドレス信号変化検出回路C ATDは、上記アドレス信号変化検出回路RATDと同 様に、アドレス信号 a 9~a 17のうちいずれか1つで も変化したとき、その変化タイミングに同期したアドレ 信号変化検出パルスφcを形成する。

回路記号TGで示されているのは、タイミング発生回路であり、上記代表として示された主要なタイミング発生回路TGは、アドレス信号変化検出パルスφr、φcの他、外部端子から供給されるライトイネーブル信号▲WE▼、チップ選択信号▲CS▼を受けて、上記一連のタイミングパルスと後述するメモリアレイMーARYのシリアル読み出し動作に必要なタイミングパルスを形成する。また、このタイミング発生回路TGは、後述するように電源投入時の相補データ線の自動レベル設定を行うための1ショントパルス発生回路を内蔵している。

回路記号MPXで示されているのは、マルチプレクサであり、後述する自動リフレッシュ回路REFからの制御信号(図示せず)に従って、上記アドレスバッファRーADBで形成された内部相補アドレス信号a0 \sim a8 と、上記自動リフレッシュ回路REF形成された内部相補アドレス信号a0 \sim a8 とを選択的に上記デコーダR \rightarrow DCRに伝える。

回路記号Vbb-Gで示されているのは、基板バイアス電圧発生回路である。基板バイアス電圧発生回路Vbb-Gは、集積回路の外部端子を構成する電源端子Vccと基準電位端子もしくはアース端子との間に加えられる+5Vのような正電源電圧に応答して、半導体基板に供給すべき負のバックバイアス電圧-Vbbを発生する。これによって、NチャンネルMOSFETの基板ゲートにバックバイアス電圧が加えられることになる。

回路記号REFで示されているのは、自動リフレッシュ回路であり、フレッシュアドレスカウンタ,タイマー等を含んでおり、外部端子からのリフレッシュ信号▲RESH▼をロウレベルにすることにより起動される。すなわち、チップ選択信号▲CS▼がハイレベルのときにリフレッシュ信号RESHをロウレベルにすると自動リフレッシュ回路REFは、マルチプレクサMPXに切り換えて、内蔵のリフレッシュアドレスカウンタからの内部アドレス信号をロウデコーダR-DCRに伝えて一本のワード線選択によるリフレッシュ動作(オートリフレッシュ)を行う。また、リフレッシュ信号▲RESH▼をロウレベルにしつづけるとタイマーが作動して、一定時間毎にリフレッシュアドレスカウンタが歩進させられて、この間連続的なリフレッシュ動作(セルフリフレッシュ)を行う。

図示のブロックのダイナミック型RAMは、擬似スタティック型RAMを構成する。種々の回路動作は、アドレス信号変化検出回路RATD及びCATDから送出される検出パルス ϕ r, ϕ cによって制御される。

マルチプレクサMPXから出力されるロウ系の内部アドレス信号の少なくとも1つにおけるレベル変化に応じてタイミング発生回路TGからロウ系回路の動作を制御するためのタイミング信号が出力される。タイミング信号のpaは、検出パルスゆrが発生されると、それに応じてセンスス 検出パルスゆrが発生されると、それに応じてセンスアンプSAを非動作にさせるレベルにされる。タイミング信号のpは、タイミング信号のpaが変化されると同時もしくは若干遅延されたタイミングから所定期間だけ例えばハイレベルのプリチャージ指示レベルにされる。これによりプリチャージ回路PCが動作され、メモリアレイM-ARYにおける各データ線がほゞVcc/2レベルにプリチャージされる。すなわち、データ読み出し動作前の前準備が実行される。

タイミング信号 ϕ xは、検出パルス ϕ rと同期して例えばロウレベルにされ、タイミング信号 ϕ pがロウレベルにされた後にハイレベルにされる。ロウデコーダR-DCRは、タイミング信号 ϕ xがハイレベルにされることによって動作される。その結果、メモリアレイM-ARYにおける複数のワード線のうちロウ系の内部アドレス信号に対応された1つが選択されるようになる。

タイミング信号 ϕ paは、タイミング信号 ϕ xがハイレベルにされた後に、センスアンプSAを動作させるレベル

にされる。これによってメモリアレイM-ARYにおけるメモリセルから読み出されたデータの増幅が開始される。

タイミング信号 ϕ y は、検出パルス ϕ r の発生とともにロウレベルにされ、タイミング信号 ϕ x 及び ϕ paが発生された後にハイレベルにされる。タイミング信号 ϕ y は、またタイミング信号 ϕ x がハイレベルにされてからこれで検出パルス ϕ c が発生されると、すなわり口でが変化されるとその時から所定 がけロウレベルのリセットレベルにされた後にハイレベルにされる。カラムデコーダ ϕ C ϕ 一 D ϕ R の 動作によって 動作される。カラムデコーダ ϕ C ϕ で の 動作によって 力 ラムデコーダ ϕ C ϕ とによって 力 ラムス ス く ϕ が か ϕ が ϕ か ϕ が ϕ

タイミング信号 o maは、タイミング信号 o y がロウレベルにされるとこれに同期してロウレベルにされ、タイミング信号 o y がハイレベルにされた後にハイレベルにされる。メインアンプMAは、タイミング信号 o maがハイレベルにされることによって動作される。

タイミング信号は、外部端子▲CS▼におけるチップ選択信号がロウレベル(選択レベル)にされ、かつ外部端子▲WE▼におけるライトエネイブル信号がハイレベル(読み出し動作指示レベル)にされているときに例えばロウレベルにされる。

第2図には、上記メモリアレイM-ARYにおける相補 データ線は自動レベル設定回路の参考例の回路図が示さ れている。同図の各回路素子は、公知のCMOS(相補 型MOS)集積回路の製造技術によって、1個の単結晶 シリコンのような半導体基板上において形成される。な お、同図において、特に説明をしない場合はNチャンネ ルMOSFET (絶縁ゲート型電界効果トランジスタ) である。また、ソース・ドレイン間に直線が付加された MOSFETはPチャンネル型MOSFETである。 特に制限されないが、集積回路は、単結晶P型シリコン からなる半導体基板に形成される。NチャンネルMOS FETは、かかる半導体基板表面に形成されたソース領 域、ドレイン領域及びソース領域とドレイン領域との間 の半導体基板表面に薄い厚さのゲート絶縁膜を介して形 成されたポリシリコンからなるようなゲート電極から構 成される。PチャンネルMOSFETは、上記半導体基 板表面に形成されたN型ウェル領域に形成される。これ によって、半導体基板は、その上に形成された複数のN チャンネルMOSFETの共通の基板ゲートを構成す る。N型ウェル領域は、その上に形成されたPチャンネ ルMOSFETの基体ゲートを構成する。Pチャンネル MOSFETの基板ゲートすなわちN型ウェル領域は、 第1図の電源端子VCCに結合される。

第2図において、メモリアレイM-ARYは、その二対の行が代表として示されており、それぞれ一対の平行に配置された相補データD、 \overline{D} に、アドレス選択用MOSFETQmと情報記憶用キャパシタCsとで構成された複数のメモリセルのそれぞれの入出力ノードが所定の規則性をもって配分されて結合されている。同じ列に配置されたメモリセルのアドレス選択用MOSFETQmは、そのゲートが対応するワード線Wに結合される。プリチャージ回路PCは、代表として示されたMOSFETQ1、Q2のように、相補データ線D、 \overline{D} 間に設けられたスイッチMOSFETにより構成される。これらのMOSFETQ1、Q2は、そのゲートにタイミングパルス ϕ pが供給される。

この参考例では、電源投入直後における相補データ線 D. Dを電源電圧VCCと回路の接地電位VSSに設定するため、一方の相補データ線DにNチャンネルMOSFE TQ3,Q5のソース又はドレインが結合され、他方の相補データ線にPチャンネルMOSFETQ4,Q6のソース又はドレインが結合される。上記NチャンネルMOSFETQ3,Q5の他方のソース又はドレインは、相互に共通接続され、タイミング信号 ϕ 2が供給される。上記PチャンネルMOSFETQ4,Q6の他方のソース又はドレインは、相互に共通接続され、タイミング信号 ϕ 1が供給される。上記NチャンネルMOSFETQ3,Q5のゲートには、上記タイミング信号 ϕ 1が共通に供給され、PチャンネルMOSFETQ4,Q6のゲートには、上記タイミング信号 ϕ 2が共通に供給され、D500ゲートには、上記タイミング信号 ϕ 2が共通に供給される。

これらのタイミング信号φ1, φ2は、次の電圧検出回 路によって形成される。電源電圧Vccの立ち上がり電圧 は、PチャンネルMOSFETQ7とキャパシタCによ って遅延される。すなわち、PチャンネルMOSFET Q7は、そのゲートに定常的に回路の接地電位が供給さ れることによって抵抗手段して作用する。これにより、 MOSFETQ7とキャパシタCとの接続点(ノードN 1) の電圧は、電源投入による電源電圧Vccの立ち上が りに対して遅れて徐々に立ち上がる。この電圧N1は、 一方においてナンド(NAND)ゲート回路G1の一方 の入力に供給される。上記電圧N1は、他方において遅 延回路DLを通して上記ナンドゲート回路G1の他方の 入力に供給される。すなわち、遅延回路DLの出力N2 は、上記電圧N1から遅れて立ち上がる電圧にされる。 これにより、ナンドゲート回路G1は、電源電圧Vccが その動作電圧に達したとき、その入力がロジックスレッ ショルド電圧以下のロウレベル(論理"0")であるの で、ハイレベル(論理"1")の出力信号(タイミング 信号 φ 1) を形成する。上記電圧N1が先にナンドゲー ト回路G1のロジックスレッショルド電圧以上の高いレ ベルにされるが、遅延回路DLの出力N2が未だロジッ クスレッショルド電圧以下のロウレベルであるので、そ

の出力をハイレベルのままとする。そして、遅れて遅延回路DLの出力N2がナンドゲート回路G1のロジックスレッショルド電圧電圧以上に達した時、上記ナンドゲート回路G1の出力は、ハイレベルからロウレベルに変化する。この出力は、直列形態にされたインバータ窓IV1、IV2を介して上記タイミング信号の1として送出される。また、上記タイミング信号の1は、インバータ回路IV3により反転され、上記タイミング信号の2として送出される。上記インバータ回路IV2とIVの2として送出される。上記インバータ回路IV2と日V3は、上記レベル設定用のMOSFETQ3~Q6の制御信号であるとともに、相補データ線D、Dのレベルを供給するものであるので、その電流駆動能力が比較的大きく設定されるものである。

この参考例では、上述のように電源投入直後にハイレベルになるタイミング信号 ϕ 1 とその反転タイミング信号 ϕ 2 が形成される。上記タイミング信号 ϕ 1 のハイレベルにより、NチャンネルMOSFETQ3,Q5 はオン状態にされ、それに結合された相補データ線Dをタイミング信号 ϕ 2 のロウレベルに設定する。また、タイミング信号 ϕ 2 のロウレベルにより PチャンネルMOSFE TQ4,Q6 はオン状態にされ、それに結合された相補データ線D, Φ Dをタイミング信号 ϕ 1 のハイレベルに設定するものである。

そして、上記タイミング信号 φ 1 がロウレベルに、タイ ミング信号φ2がハイレベルになると、NチャンネルM OSFETQ3, Q5及びPチャンネルMOSFETQ 4, Q6は共にオフ状態にされる。これにより、相補デ ータ線D, Dは、フローティング状態で上記ロウレベル とハイレベルとを保持する。以後、書き込み又は読みし 出し動作のためのアドレス信号を供給すると、その変化 タイミングでタイミングパルスφρが形成され、プリチ ャージMSOFETQ1, Q2はオン状態になって、相 補データ線を短絡して上記相補データ線D,Dを約Vcc /2のプリチャージレベルにさせる。これにより、書き 込み又は読み出し動作を直ちに開始することができる。 第4図には、この発明の一実施例の回路図が示されてい る。この実施例では、上記電源投入直後の相補データ線 のレベル設定回路として、センスアンプSAを利用する ものである。すなわち、センスアンプSAは、Pチャン ネルMOSFETQ11, Q13と、NチャンネルMO SFETQ10, Q12とからなるCMOSラッチ回路 で構成され、その一対の入出力ノードが上記相補データ 線D,Dに結合されている。上記ラッチ回路は、Pチャ ンネルMOSFETQ19を通して電源電圧Vccが供給 され、NチャンネルMOSFETQ18を通して回路の 接地電圧Vssが供給されることによって動作状態にされ る。他のセンスアンプSAも上記類似のPチャンネルM OSFETQ15, Q17とNチャンネルMOSFET Q14, Q16とからなるCMOSラッチ回路により構 成され、上記スイッチMOSFETQ19, Q18を通

して共通に動作電圧が供給される。

上記パワースイッチMOSFETQ18のゲートには、タイミングパルス ϕ pa'が供給され、パワースイッチMOSFETQ19のゲートには、インバータ回路IV4を介して反転されたタイミングパルス $\overline{\phi}$ pa'が供給される。このタイミングパルス ϕ pa'は、次の回路により形成される。

上記2図に示した参考例回路と同様なPチャンネルMOSFETQ7とキャパシタC及び遅延回路DL,ナンドゲート回路G1とで形成された1ショットパルスφ1'は、排他的論理和回路EXの一方の入力端子に供給される。この排他的論理和回路EXの他方の入力端子には、センスアンプの動作タイミングパルスφpaが供給される。そして、この排他的論理和回路EXの出力から、上記タイミングパルスφpa'が形成される。

この実施例では、電源投入直後では、センスアンプの動 作タイミングパルスφpaが形成されずロウレベル (論理 "0") になっている。したがって、電源投入によっ て、第3図に示したのと同様なタイミング信号 φ1'が 形成されると、そのハイレベル(論理"1")の期間 に、ハイレベルになるタイミングパルスφpa'が形成さ れる。これにより、上記CMOSラッチ回路に動作電圧 を供給するNチャンネルMOSFETQ18とPチャン ネルMOSFETQ19がオン状態にされる。上記CM OSラッチ回路は、上記動作電圧の供給により動作を開 始し、相補データ線D、Dのうち一方をハイレベルに、 他方をロウレベルにする。上記タイミング信号 $\phi1$ 'の ロウレベルによりタイミングパルスφpa'がロウレベル になると、上記パワースイッチMOSFETQ18, Q 19はオフ状態にされる。これにより相補データ線D, Dは、フローティング状態でハイレベルとロウレベルと を保持するものとされる。以後の動作は上記第2図の参 考例と同様である。

この実施例では、センスアンプ回路を利用して、電源投入直後のメモリアレイM-ARYにおける相補データ線D,Dのレベル設定を行うことができるから、電源投入を検出して1ショットパルスを発生する回路等比較的簡単な回路により、上記自動レベル設定を行うことができる。

第2図のような参考例の場合には、プリチャージのために相補データ線にMOSFETQ3~Q6を結合することになり、かかるMOSFETQ3~Q6のそれぞれがスタティック型RAMと同様な高速動作が期待されるべき擬似スタティック型RAMの動作速度を制限するるつの要因となる。これに対して、第4図の実施例の場合は、センスアンプそれ自身をプリチャージ手段とするので、第2図のものに比べて素子数を少なくできるととに、相補データ線に寄生する容量を小さくでき、高速化が容易となる。また、第2図のような参考例の場合には、共通のインバータ回路 IV1、IV2は、すべての

相補データ線に同時にプリチャージを行なえるよう大きな駆動力をもつように大きなサイズにする必要がある。これに対し、第4図の実施例の場合は、それぞれのセンスアンプによって対応する相補データ線のプリチャージを行なえばよいので、高速度のプリチャージが可能となる。

なお、第4図においては、相補データD、Dは、カラムスイッチMOSFETQ20、Q21及びQ23、Q24を介して共通相補データ線CD、▲CD▼に結合される。これらのカラムスイッチMOSFETQ20、Q21及びQ23、Q24のゲートは、共通化されてカラムデコーダC-DCRによって形成された選択信号が供給される。このようなカラム選択回路は、第2図においては省略されている。

〔効 果〕

(1) 電源投入を検出して1ショットパルスを発生させて、これにより、メモリアレイにおける相補データ線のレベル設定を自動的行うことができるから、電源投入直後に直ちに書き込み又は読み出し動作を行うことができるという効果が得られる。言い換えるならば、相補データ線におけるVcc/2プリチャージの前提となるレベル設定を行うダミーサイクルが不要になる。これによって、扱い易いスタティック型RAMの動作に近づけた擬似スタティック型RAMを実現できる。

(2) 相補データ線のレベル設定をセンスアンプを構成するCMOSラッチ回路の増幅動作を利用することにより、極めて簡単な回路を付加するだけで、上記自動レベル設定を実現することができるという効果が得られる。(3) CMOSラッチ回路構成のセンスアンプは、良く知られているようにその出力すなわち相補データを、電源電圧レベルと接地電位レベルとに充分に駆動できる能力を持つ。それ故に、プリチャージ回路(Q1,Q2)が動作されたときの相補データ線のプリチャージ電位は、予めCMOSラッチ回路によって相補データ線に与えられた電源電圧レベルと接地電圧レベルとによって正確にVcc/2となる。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、この発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、電源電圧Vccの立ち上がりを検出して1ショットパルスを発生させる回路は、何であってもよい。

〔利用分野〕

この発明は、周辺回路がスタティック型回路により構成され、メモリアレイがダイナミック型メモリセルにより構成され、その相補データ線をVcc/2にプリチャージする方式のダイナミック型RAMに広く利用できるものである。

【図面の簡単な説明】

第1図は、この発明の一実施例を示すのブロック図.


第2図は、要部一参考例を示す回路図、

第3図は、その動作を説明するためのタイミング図、 第4図は、この発明の一実施例を示す要図回路図であ る。


M-ARY……メモリアレイ、PC……プリチャージ回路、SA……センスアンプ、R-ADB……ロウアドレスパッファ、C-SW……カラムスイッチ、C-ADB

……カラムアドレスバッファ、R-DCR……ロウアドレスデコーダ、C-DCR……カラムアドレスデコーダ、MA……メインアンプ、RATD、CATD……アドレス信号変化検出回路、TG……タイミング発生回路、REF……自動リフレッシュ回路、DOB……データ出力バッファ、DIB……データ入力バッファ、MPX……マルチプレクサ


【第1図】



【第2図】



【第3図】



【第4図】

